岗位职责:1. 负责项目功耗规划、IO规划、布局布线和CTS, 解决时序和拥塞问题；2. IP层面和芯片层面的物理验证，检查DFM规则；3. 静态和动态功耗分析、IR压降/ EM分析；4. 擅长时序分析，独立解决从网表/RTL到GDS开发过程中的所有时序问题；5. 负责所有功能模式的时序签收，配合DFT工程师完成扫描模式的时序收敛；6. 配合封装团队和IO团队，妥善布局IO， 解决IO ESD、SSO和芯片供电问题；7. 熟练使用Synopsys EDA (DC VCS PT等)和Cadence EDA (SOC Encounter等)；8. 与数字前端IC工程师、模拟IC工程师沟通交流。任职资格：1. 电子工程本科或以上学历；2. 具备csh/bash/perl/tcl脚本编写技巧；3. 具备2年以上数字后端设计经验，熟练使用ICC或SOC Encounter,至少1个以上项目的成功tape out；4. 下述领域中至少熟练掌握其中一项：高速芯片P&R，先进制成的芯片P&R，分层设计流程，低功耗P&R实现，物理布局及验证；5. 善于排除时序/噪音错误、合成CTS树，经验丰富；6. 通晓IC设计的整个开发流程；7. 通晓前端设计，工艺，封装，测试等。8. 中英文流利；9. 勤奋踏实，良好的沟通能力和团队合作精神。工作地点：厦门